首师大计组VHDL单周期CPU设计

首师大计组VHDL单周期CPU设计顶层文件：library IEEE;use IEEE.STD_LOGIC_1164.ALL;entity CPU isport(--rw_address :out s