EDA实验七段数码管

实验名称 :十六进制 7 段数码显示译码器设计实验目的 ：学习 7 段数码显示译码器的 Verilog 硬件设计。实验原理 ：7 段数码是纯组合电路，通常的小规模专用 IC，如 74 或 4000 系