DES加密算法Verilog实现源代码

module des_top(input clk, input des_enable, input reset, input des_mode, input [1:64] data_i, input