异步十二进制加减计数器 课程设计报告

集成电路课设报告VHDL 语言描述能力强，覆盖面广，抽象能力强，所以用 VHDL 语言作为硬件模型建模很合适。设计者的原始描述是非常简练的硬件描述，经过 EDA工具综合处理，最终生成付诸生产的电路描述