基于verilog的交通灯设计(状态机)

实验课题: 基于verilog的交通灯设计(状态机)Verilog程序（主程序+激励）1）主程序/*顶层模块*/module traffic_light(clk,rst,out);input clk,