数字式竞赛抢答器 VHDL

摘要:本设计采用EDA技术，通过FPGA芯片实现了数字式竞赛抢答器设计，本文采用VHDL硬件描述语言描述数字式竞赛抢答器设计，完成对电路的功能仿真。数字式竞赛抢答器具有鉴别和锁存第一信号能力，鉴别锁存

摘要: 本设计采用EDA技术，通过FPGA芯片实现了数字式竞赛抢答器设计，本文采用 VHDL硬件描述语言描述数字式竞赛抢答器设计，完成对电路的功能仿真。数字式竞赛抢 答器具有鉴别和锁存第一信号能力，鉴别锁存电路得到信号后，用指示灯显示抢答组别， 扬声器发出音响；同时支持对提前抢答和超时答题的组别鸣笛示警，并由组别显示电路 显示出犯规组别，以及支持主持人加减计分复位的功能。 关键词： EDA技术、FPGA芯片、硬件描述语言、抢答器 Abstract: ThisdesignusesEDAtechnology,realizedbyFPGAchipdigital designcontestResponder,weuseVHDLhardwaredescriptionlanguageto describedigitaldesigncontestRespondertocompletethefunctionofthe circuitsimulation.DigitalContestResponderhastheabilitytoidentifyand latchthefirstsignal,asignalobtainedafterdifferentiallatchcircuitwith LEDdisplayanswerconstituenciesspeakeraudio;supportforearlyanswer overtimeandanswerconstituencywarningwhistle,groupshowbyshow circuitfoulconstituenciesandsupportforhostsubtractionscoringreset function. Keywords: ElectronicDesignAutomatictechnology,FliedProgrammable, Responder GateArray,HardwareDescriptionLanguage,.