Verilog的可综合描述风格

- Verilog的可综合描述风格 - 学习目标： 学习组合逻辑和时序逻辑的可综合的描述风格及技术，包括： - 不支持的Verilog结构过程