EDA数据比较器的VHDL设计

复习：1．简单信号赋值语句2．条件信号赋值语句3．选择信号赋值语句§4-4 数据比较器的VHDL设计VHDL语言的语句分为顺序语句和并行语句两大类，并行语句可以直接在结构体中使用，而顺序语句必须在进