时钟稳定电路设计论文

时钟稳定电路设计论文 １引言 近年来，为了满足高速率工作的需求，许多系统采用双倍数据率技术，如ＤＤＲＳＤＲＡＭ和双采样ＡＤＣ等［１］。在这些系统中，时钟信号的上升沿和下降沿都会被用