时序逻辑电路的设计

- 引例 - 1 - 设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。 - 状态化