时序逻辑电路57502

- 数字逻辑电路电子教案西北大学信息学院 - 寄存器在CP的高电平时，其状态Q随D而变，在CP为低电平时，Q端状态保持。即D0D1D2D3端的数码在CP下降沿到来