数字钟(可编程)

“数字钟”综合设计实验—采用CPLD/FPGA可编程器件设计一、实验目的1．掌握可编程逻辑器件的层次化设计方法；2．掌握十进制、六十进制、二十四进制计数器的设计方法；3．掌握多位计数器相连的设计方法；