基于FPGA的Verilog-HDL数字钟设计

基于FPGA的Verilog HDL数字钟设计专业班级 姓 名 学 号 一、实验目的1.掌握可编程逻辑器件的应用开发技术 ——设计输入、编译、仿真和器件编程；