FPGA分频器程序

设计一个1/5分频器。要求：编写设计模块；编写测试模型。module fdivision(reset,clkin,clkout); input reset,clkin; output clk