时钟偏差对时钟树性能影响及其优化技术研究

时钟偏差对时钟树性能影响及其优化技术研究时钟偏差对时钟树性能的影响及其优化技术研究摘 要：时钟在集成电路设计中占据着重要的地位，时钟偏差是由于集成电路在工作时产生的内部或外部因素导致的时钟信号变化