数字电压表实验报告

实验五 电压表实验设计过程：按照“建立项目文件”--“新建VHDL源文件”--“配置管脚”--“编译下载”--“芯片测试”的顺序。原理图：FPGA的系统时钟来自于小脚丫FPGA开发板配置的24MHz