VHDL实验半加器等等指导书

实验一 半加器和全加器的设计实验目的1、掌握图形的设计方式； 2、掌握自建元件及调用自建元件的方法；3、熟练掌握MAXPLUS II的使用。二、实验内容1、熟练软件基本操作，完成半加器和全加器的设计；