现代逻辑设计：设计性实验——任意数分频器

设计性实验——任意数分频器——实验报告一、实验步骤打开Modelsim SF 6.2b点击File→New→Source→Verilog进入程序编辑状态编辑任意数分频器的源代码按建进入保存键面，将程序