数字电子技术应用项目教程教学课件作者段有艳等试卷3

一、是非题 ( 对打“√”，错打“×”。每题 2 分，共10 分) （ ）1. 逻辑函数表达式的化简结果是唯一的。 （ ）2. 多位数加法器可利用半加器通过位数扩展得到。 （

(“√”“×”210) 一、是非题对打，错打。每题分，共分 1. （）逻辑函数表达式的化简结果是唯一的。 2. （）多位数加法器可利用半加器通过位数扩展得到。 3.ab （）下图电路中，图（）和图（）的逻辑功能相同。 Y Y 1 2 4.TTL （）将二个或二个以上的普通与非门的输出端直接相连，可实现线与。 5. （）集成与非门的扇出系数反映了该与非门带同类负载的能力。 (120) 二、填空题每空分，共分 1. 组合逻辑电路的输出状态取决于同一时刻输入信号的状态，而与电路原 来的状态。 2.= 函数。 3.1 使函数取值为的最小项有个。 Y=CD+CD CDY 4.=0=1= 函数，在，时，输出为。 n 5.2 构成一异步进制加法计数器需要个触发器，一般将每个触发器接成 CP 型触发器。如果触发器是上升沿触发翻转的，则将最低触发器端 CP 与相连，高位触发器的端与相连。 6.(____)=(111110)=(____)=(____)=(______) 。 码 1021688421BCD 7. 同步时序逻辑电路中所有触发器的时钟端应。 8.3 三态门具有种输出状态，它们分别是、、。