EDA实验8位二进制乘法电路

8位二进制乘法电路02116024赵品楠1．选题目的： 通过八位二进制乘法器设计实验，进一步熟悉VHDL语言的电路设计，及数字电路的基本知识，为以后进一步在数字电路学习上奠定基础。2.设计要求8

8位二进制乘法电路 02116024 赵品楠 1． 选题目的 ： 通过八位二进制乘法器设计实验，进一步熟悉VHDL语言的电路 设计，及数字电路的基本知识，为以后进一步在数字电路学习上奠定 基础。 2.设计要求 8位二进制乘法采用移位相加的方法。即用乘数的各位数码，从 低位开始依次与被乘数相乘，每相乘一次得到的积称为部分积，将第 一次（由乘数最低位与被乘数相乘）得到的部分积右移一位并与第二 次得到的部分积相加，将加得的和右移一位再与第三次得到的部分积 相加，再将相加的结果右移一位与第四次得到的部分积相加。直到所 有的部分积都被加过一次。 例如： 被乘数（M7M6M5M4M3M2M1M0）和乘数（N7N6N5N4N3N2N1N0）分 别为11010101和10010011,其计算过程如下： 11010101  ×10010011  11010101N0与被乘数相乘的部分积，部分积右移一位 11010101N1与被乘数相乘的部分积 +11010101