4veriloghdl语法

- * - module - 通用定义module module_name ( port_list );（模块名称（端口列表）） port declar