杭电计算机组成原理期末习题ppt课件

- (1)某CPU地址总线16位,数据总线8位,CPU 的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。若用若干个8K×4位的SRAM芯

腾讯文库杭电计算机组成原理期末习题ppt课件杭电计算机组成原理期末习题ppt课件