EDA与VHDL 实验报告--16位cpu 设计

[EDA 与 VHDL实验报告][16 位 CPU 设计]0 / 1916 位 CPU 设计16 位 cpu 设计一、 顶层系统设计1.1 组成结构CPU 的结构如图所示。这是一个采用单总线系统架构的