应用于SoC的全数字锁相环设计的综述报告

应用于SoC的全数字锁相环设计的综述报告全数字锁相环（Digital Phase-Locked Loop，DPLL）是一种在数字电路中实现频率同步的技术。它使用数字数学运算替代模拟电路的方式实现锁相环