8位全加器的设计

二、实验原理：一个8位全加器可以由2个4位全加器构成，加法器间的进位可以用串行方式实现，即将低位加法器的进位输出与相临的高位加法器的低进位输入信号相接。4位全加器采用VHDL语言输入方式进行设计，将设