毕业设计（论文）-基于VHDL语言的多功能数字钟设计

基于 VHDL语言的多功能数字钟设计摘 要VHDL作为一种硬件描述语言，可用于数字电路与系统的描述、模拟和自动设计与仿真等，是当今电子设计自动化的核心技术。 本文使用VHDL语言设计了一个数字时钟电路