pwdAAA基于CPLD的含倍频器的数字频率计

基于CPLD的含倍频器的数字频率计基于,,,,的含倍频器的数字频率计 目录 引言222222222222222222222222222222222222222222222222,页 方案设计22222

基于CPLD的含倍频器的数字频率计.doc

基于CPLD的含倍频器的数字频率计.doc基于,,,,的含倍频器的数字频率计 目录 引言????????????????????????????????????????????????,页 方案设计?

基于CPLD的数字频率计的设计

基于CPLD的数字频率计的设计 摘 要 频率是电子技术中最基本的参数之一，与其他电参量的测量方案及结果关系非常密切。其中数字频率计在各方面领域都有很广泛的运用，随着科技的发展与生活的提高，数字

基于CPLD的数字频率计的设计

- 二、所要解决的问题及技术难点 - 如何对信号进行分频以获得所需闸门时间,以及锁存信号的获取,一个计数周期结束后如何清零 。不同量程之间如何自动切换 。计数如何实现,计数过程如

基于CPLD的数字频率计设计

信息与控制工程学院硬件课程设计说明书基于CPLD的数字频率计设计学生学号： 学生姓名 专业班级： 指导教师：

课程设计（论文）-基于FPGA的数字频率计的设计

目录 TOC \o "1-3" \h \z \u HYPERLINK \l "_Toc" 1 引言 PAGEREF _Toc \h 2 HYPERLINK \l "_Toc" 2 FPGA及Ver

4365.基于FPGA的数字频率计的设计

本 科 毕 业 论 文 题目：基 于 FPGA 的 对 数 字 频 率 计的 设 计 学 院：计 算 机 信 息 与 工 程 学 院 专 业：电 子

课程设计（论文）-基于cpld的简易数字频率计

一．设计的基本原理和框图 1.1基本原理：数字频率计是用数字显示被测信号的频率的仪器，被测信号可以是正弦波，方波或者其他周期性变化的信号，它的基本原理是时基信号发生器提供标准的时基脉冲信号，若其周

基于CPLD和单片机的等精度数字频率计设计

基于CPLD和单片机的等精度数字频率计 设计作者：李莉熊晶来源：《现代电子技术》2015年第10期摘要：根据相位重合点理论对等精度数字频率计进行改进，采用该理论可使对标准频率 信号和待测频率的计数同时

数字频率计设计

绪 论 数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器，它的基本功能是测量正弦信号、方波信号、尖脉冲信号以及其他各种单位时间内变化的物理量，因此它的用途十分广泛：数字频率计是计算机、通

毕业设计（论文）-基于FPGA的数字频率计设计

目录 TOC \o "1-5" \f \h \z HYPERLINK \l _Toc17895 摘 要 PAGEREF _Toc17895 I HYPERLINK \l _Toc10612

数字频率计电路

第二章 电路的总体设计方案2.1方案论证与选择方案的提出方案一 电路整体框架如图一所示。被测信号经过放大，整形电路将其转换成同频率的脉动信号，送入计数器进行计数，闸门的一个输入信号是秒脉冲发出的标准脉