基于VHDL语言设计的数字时钟

基于VHDL语言设计的数字时钟项目组长：邹超项目组员：黄乾林、李元明、刘文超、胡清清、杨欣君、李密、王卿妃指导老师：龚江涛项目制作组：智能电子091班第六组目 录引言……………………………………

VHDL程序设计语言

- VHDL硬件描述语言 - 覃洪英电子信息学院 办公室：主教604-2 电话 Email: - 参考教材

基于vhdl语言的fir滤波器设计

长沙理工大学 《通信电路EDA》课程设计报告 学 院 城南学院 专 业 通信工程 班 级 学

VHDL语言程序的基本结构

- 第二章 VHDL语言程序的基本结构 - - 本章内容: - VHDL语言设计的基本单元及其构成VHDL语言构造体的子结

VHDL语言分频器

- 专题二. 经典模块设计 - ——分频器设计 - 专题内容： - 1. 分频器的原理2. 二进制分频器的设计3. 偶数分频

基于VHDL语言的波形发生器的设计

专业课程设计报告题目：波形发生器的设计 姓 名：汤姝 专 业：通信工程班级学号：09042304 同组人：09042308杨勇指导教师： 刘敏 南昌航空大学信息工程学院20 12 年 6 月 28 H

实验一用VHDL语言设计组合逻辑电路

实验一 用VHDL语言设计组合逻辑电路 一、实验目的：掌握用VHDL语言设计组合逻辑电路的方法。熟悉QuartusⅡ的操作。 二、实验仪器：PC机一台三、实验内容： 用VHDL语言设计4选1数据选择

《VHDL语言入门教程》课件

- 《VHDL语言入门教程》PPT课件 - - 制作人：PPT创作创作时间：2024年X月 - 目录

VHDL讲义第八章 VHDL语言属性描述

- 第八章 VHDL语言属性描述 属性是指关于设计实体、结构体、类型、信号等项目的指定特性。属性提供了描述特定对象的多个侧面值的手段信号属性在检测信号变化和建立详细的时域模型

基于CPLD的VHDL语言数字钟(含秒表)设计

基于CPLD的VHDL语言数字钟（含秒表）设计利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、

VHDL程序设计语言

- 长江大学电子与信息学院电子工程系郑恭明 TEL:18986660902EMAIL：zgm831@yangtzeu.edu.cn - VHDL语言及编程基础

vhdl硬件描述语言ppt课件

- 硬件描述语言及应用 - 宋潇电子科学与技术系 10-40813007553002lysx403@163.com - 硬件描述语言及应用