基于FPGA的I2C实验Verilog源代码

`timescale 1ns / 1psmodule i2c_drive(clk,rst_n,sw1,sw2,scl,sda,dis_data;input clk; // 50MHzinput rst

verilog有限状态机实验(附源代码)选读

有限状态机实验报告实验目的进一步学习时序逻辑电路了解有限状态机的工作原理学会使用“三段式”有限状态机设计电路掌握按键去抖动、信号取边沿等处理技巧实验内容用三段式有限状态机实现序列检测功能电路按从高位到

verilog八位十进制计数器实验报告(附源代码)

8位10进制计数器实验报告实验目的学习时序逻辑电路学会用verilog语言设计时序逻辑电路掌握计数器的电路结构掌握数码管动态扫描显示原理实验内容实现一个8bit十进制（BCD码）计数器端口设置： 用拨

基于FPGA的Verilog-HDL数字钟设计

基于FPGA的Verilog HDL数字钟设计专业班级 姓 名 学 号 一、实验目的1.掌握可编程逻辑器件的应用开发技术 ——设计输入、编译、仿真和器件编程；

基于Verilog的FPGA步进电机控制

基于FPGA步进电机控制:电机为四相步进电机,单四拍工作.Speed为电机运行状态输入;Direct 为电机转动方向输入;Out 为电机控制信号输出;程序控制电机加速减速,采用计数原理,不同计数值控制

Verilog图像翻转源代码

Verilog图像翻转源代码组内成员邹述铭 3014204055李林楠 3014204035丁皓南 3014204031买地努尔3014204040一、将BMP图片转化为二进制数据，存入TXT`

FPGA电子秒表计时器verilog实验报告

华中科技大学《电子线路设计、测试与实验》实验报告实验名称：用EDA技术设计多功能数字钟院（系）：电子信息与通信学院专业班级：姓名：学号：时间：地点：实验成绩：指导教师：2018 年 3 月 27

verilog有限状态机实验报告(附源代码)

有限状态机试验报告试验目的进一步学习时序逻辑电路了解有限状态机的工作原理学会运用“三段式”有限状态机设计电路驾驭按键去抖动、信号取边沿等处理技巧试验内容用三段式有限状态机实现序列检测功能电路按从高位到

利用VERILOG HDL实现基于FPGA的分频方法

利用Verilog HDL实现基于FPGA的分频方法 全部作者： 许文建

基于Verilog的FPGA与USB2.0接口电路的设计的开题报告

基于Verilog的FPGA与USB2.0接口电路的设计的开题报告一、选题背景：随着USB技术的普及和应用领域的扩展，对于基于USB2.0接口的FPGA电路的需求也越来越高。这种电路需要进行高速数据传

基于FPGA的四路抢答器的Verilog-HDL代码

基于FPGA的四路抢答器的Verilog-HDL代码module qiangda4(clk,clr,inputEn,add,stu,inputL1,inputL2,inputL3,inputL4,Le

基于FPGA的四路抢答器的Verilog HDL代码

module qiangda4(clk,clr,inputEn,add,stu,inputL1,inputL2,inputL3,inputL4,Led1,Led2,Led3,Buzzer);